

最近の研究成果

グリーンITに向けた極低消費電力クロック生成回路技術

— 0.2V電源でLC型電圧制御発振器が動作 — (09/06/19)

〈大学院理工学研究科 教授 松澤 昭／准教授 岡田 健一〉

東京工業大学大学院理工学研究科の松澤昭教授・岡田健一准教授らの研究グループは、低電源電圧LSIのクロック生成に必要な電圧制御発振器において、世界で初めて0.2ボルト(V)の電源電圧での動作を可能とする回路方式を開発した。グリーンITに向けた極低消費電力LSIのクロック源として利用できる。

位相雑音特性が良好なLC型電圧制御発振器では従来0.35Vの電源電圧が限界であったが、今回、東工大の研究グループでは0.2V電源電圧での発振動作を実現した。回路線幅0.18マイクロメートル(μm)のシリコンCMOS(相補型金属酸化物半導体)プロセスを利用して試作し、従来方式の1/10以下の消費電力である0.114ミリワット(mW)の極低消費電力を達成した。4.5ギガヘルツ(GHz、1秒間に45億回の信号を発生)での発振が可能である。0.3Vから0.2Vの電源電圧で動作し、位相雑音の評価指標であるFoM(用語3)において、マイナス190dBc/Hzを達成した。

●研究の背景と本成果の意義

東工大の研究グループが、0.2V電源電圧で動作可能なLC型電圧制御発振器(用語1)を開発した。グリーンITに向けた極低消費電力LSIのクロック源として利用できる。

携帯情報端末ではLSIの低消費電力化が必須条件である。また大量の情報処理や情報通信には高速動作が欠かせない。理論上は、従来1.2V以上で動作させていたLSIを0.5V以下で動作させることにより、高速動作と低消費電力化の両立が可能となる。しかし、その際の根源的問題の一つにクロックジッタ(周波数の揺らぎ)の増大があった。

電源電圧を下げると、高周波信号の位相が不安定になり必要な周波数以外の周波数がノイズとして混じる位相雑音(用語2)が増えてLSIの高速動作に影響を及ぼす。すなわち低消費電力と、高速動作すなわち発振周波数の高周波化はトレードオフの関係にあり、両方を満足する電圧制御発振器の開発は困難とされていた。

電圧制御発振器には従来、リング型発振器が使われていたが、電源電圧の低下とともに位相雑音特性が劣化、周波数の揺らぎが増えて、LSIの高速動作が阻害される欠点があった。一方、LC型発振器は位相雑音特性が良好な反面、低電圧で動作させることが難しかった。今回、新開発回路方式を開発したことにより、大幅な低電源電圧化と低消費電力化の両方を同時に実現した。

同技術は0.5V以下の低電圧用発振器の高性能化に有効である。また新開発回路方式は、センサーネットワーク等の低消費電力動作が必要なLSIにおいて、無線送受信信号源としても利用できる。

●発表予定

この成果は、6月15日～18日に京都で開催される「2009 Symposia on VLSI Technology and Circuits: LSI回路技術の国際会議」のセッション「Session 22: Clock Generation Techniques」で

発表する。講演タイトルは「A 0.114-mW Dual-Conduction Class-C CMOS VCO with 0.2-V Power Supply (0.114mW-0.2V電源で動作可能な極低消費電力デュアルコンダクションClass-C電圧制御発振器)」である。6月18日の10:55から発表を行う。

●技術内容

新規に開発した回路方式により、これまでは低電源電圧下では動作不能であったLC型電圧制御発振器(VCO) (用語1)を0.2V電源で発振させることに成功した。従来、低電源電圧での電圧制御発振器としては、トランスフォーマーフィードバック型VCO(用語5)が用いられてきた。0.35V電源での動作が報告されているが、位相雑音特性(用語2)に課題があった。一方で、2008年に発表されたClass-C型VCO(用語4)は非常に低雑音な電圧制御発振器を実現可能であるが、低電圧で動作しないのが問題であった。

今回、開発した回路方式では、デュアルコンダクション技術(図1)を用いることにより、従来低電圧動作しなかったClass-C型VCO(用語4)を0.2Vで動作させることに成功し、低位相雑音かつ低消費電力の電圧制御発振器を実現した。

0.18 μ m CMOSプロセスにより試作した回路(図2)は、0.3Vから0.2Vでの動作が可能であり、従来方式の1/10以下の消費電力である0.114mWの極低消費電力動作を実現した。4.5GHzでの発振が可能である。位相雑音(用語2)の評価指標であるFoM(用語3)において、マイナス190dBc/Hzを達成した(表1)。

Class-C型VCO(用語4)は、Class-Cアンプのようにバイアス電圧をしきい値電圧以下に設定し動作させる。ノイズ感度が下がり低位相雑音化が可能である。一方で、バイアス電圧がしきい値以下になるため、動作条件によっては発振を開始しない。安定動作のため、低電源電圧下ではバイアス電圧を低くできなくなり、Class-C動作とならない。本開発におけるデュアルコンダクションClass-C VCOでは、クロスカップルペアを2つ設け、片方を発振補償用に、もう一方をClass-C動作にすることで、低電源電圧下でのClass-C動作を可能とし、低消費電力かつ低位相雑音な電圧制御発振器を実現した。

【用語説明】

用語1: 電圧制御発振器(VCO)

電圧制御発振器(Voltage Controlled Oscillator: VCO)は、入力した電圧に応じた発振周波数の信号を発生される回路である。デジタル回路のクロック生成や無線機の基準信号を発生させるための中核となる回路である。VCOにはリング型とLC型があり、リング型は低消費電力で動作する反面、位相雑音特性(用語2)が悪い。特に低電源電圧環境では位相雑音特性が悪化しやすいため、位相雑音特性の良好なLC型の利用が必要である。

用語2: 位相雑音

発振器の重要な特性の一つ。必要な周波数の信号に対し、どれだけ不要な周波数のスペクトルを持つかを表す。一般に、位相雑音特性は電力や発振周波数帯に依存するため、それらについて正規化した位相雑音であるFoMにより評価される。

用語3: FoM

FoM(Figure of Merit)は発振器の良さを表すために広く用いられている評価指標である。発振器の位相雑音は、発振周波数が低くなるほど、また、離調周波数が大きくなるほど改善する。また、消費電力を大きくし、信号振幅を大きくすれば、位相雑音の改善が可能である。これらの影響を差し引いて位相雑音を比較するために、FoMが用いられる。FoMは下記の式により定義される。

$$FoM = \text{位相雑音} - 20\log_{10}(\text{発振周波数}/\text{離調周波数}) + 10\log_{10}(\text{消費電力}[mW])$$

異なる周波数・消費電力、また、異なる回路での性能を比較することができる。FoMは低いほど良い。LC共振器のQ値が10の場合のFoMの理論限界はマイナス192dBc/Hzであり、この値に近いほど良い。

用語4: Class-C VCO

アンプにおいて、信号周期の半分以下の時間のみトランジスタを導通させるものは、Class-Cアンプと呼ばれる。低消費電力化が可能である。Class-C VCOはこのClass-C動作を電圧制御発振器(VCO)に応用したもので、発振周期の半分以下の時間のみトランジスタが導通するように工夫された電圧制御発振器である。低消費電力化のみならず、低位相雑音化が可能である。ただし、低電源電圧化が困難であることが、これまでの問題であった。

用語5: トランスフォーマーフィードバック型VCO

通例、LC型電圧制御発振器(VCO)はコイルと容量および損失を補償するためのトランジスタにより構成される。トランスフォーマーフィードバック型VCOでは、トランジスタのソース側にもインダクタを設け、ドレイン側のインダクタと磁界結合させることにより、実質的にトランジスタのドレイン-ソース間にかかる電圧を下げることで、信号振幅を大きくすることができる。そのため、低電源電圧下でも動作が可能である。




図1：デュアルコンダクションClass-C VCO




図2：チップ写真 (0.18μm CMOSプロセスにより製造)




図3：位相雑音の実測特性

	[2]	[1]	[1]	This work	
Technology	0.13 μm CMOS	0.18 μm CMOS	0.18 μm CMOS	0.18 μm CMOS	
Supply voltage	1.0 V	0.5 V	0.35 V	0.3 V	0.2 V
Power consumption	1.3 mW	0.57 mW	1.46 mW	0.159 mW	0.114 mW
Oscillation frequency	4.9 GHz	3.8 GHz	1.4 GHz	4.5 GHz	4.5 GHz
Phase noise	-130 dBc/Hz @ 3MHz-offset	-119 dBc/Hz @ 1MHz-offset	-129 dBc/Hz @ 1MHz-offset	-109 dBc/Hz @ 1MHz-offset	-104 dBc/Hz @ 1MHz-offset
FoM	196 dBc/Hz	193 dBc/Hz	190 dBc/Hz	190 dBc/Hz	187 dBc/Hz
Chip area	0.50 mm ²	0.23 mm ²	0.76 mm ²	0.29 mm ²	
Topology	Class-C (single)	TF	TF	Class-C (dual)	

[1] K. Kwok, *et al.*, "Ultra-Low-Voltage High-Performance CMOS VCOs Using Transformer Feedback," JSSC 2005. [2] A. Mazzanti, *et al.*, "Class-C Harmonic CMOS VCOs, With a General Result on Phase Noise," JSSC 2008.

表1：従来報告のあった電圧制御発振器 (VCO) との性能比較 (従来の0.35V以下で動作するVCOと比較し、消費電力を1/10以下に削減)

[最新ニュース一覧へ>>](#)

本件に関する問合せ先 大学院理工学研究科 准教授 岡田 健一

TEL (03)5734 - 2258

E-mail okada@ssc.pe.titech.ac.jp

FAX (03)5734 - 3764

